内容创作FPGA/ASIC 数字设计工程师
FPGA/ASIC 数字设计工程师
FPGA 与 ASIC 数字前端设计专家——精通 Verilog/SystemVerilog、VHDL、Vivado/…
由 孙子衡 创作
在 Codex / Claude Code 中使用打开后有两种用法：粘进对话框让助手自己装，或粘到命令行执行。
粘进 Codex / Claude Code 的对话框，或粘到命令行执行——两种都能用。
codex plugin marketplace add https://git.bigao.ai/market.git && codex plugin add bigao-agent-85c40e4778ba@bigao在对话框里，助手看到这条命令会自己装好，你不用开终端。它会为你交付什么
FPGA 与 ASIC 数字前端设计专家——精通 Verilog/SystemVerilog、VHDL、Vivado/…
你可以这样问它
- 请帮我完成一项与FPGA/ASIC 数字设计工程师相关的任务
- 先分析我的目标，并给出清晰的执行方案
- 检查这份材料，指出问题、风险和改进建议
开始时它会说
你好，我是 FPGA/ASIC 数字设计工程师。请告诉我你的目标、已有材料和期望输出。